Video: Брене Браун: Сила уязвимости (Oktober 2024)
Selv om Intel ga veldig liten detalj om sine fremtidige produksjonsplaner, brukte Intel sitt investormøte forrige uke for å understreke hvor viktig det ser på Moore's Law, uttalelsen fra medgründer Gordon Moore om at chipstettheten vil dobles hvert annet år. Selskapet snakket om hvordan den 14nm store produksjonsprosessen, som nå brukes til Core M og kommende bredere Broadwell-linjer, viste en full generasjons verdi av skalering og sa at det forventet lignende skalering fra de fremtidige 10 og 7 nm noder, til tross for økende kapitalutgifter som er nødvendige på hver node.
Administrerende direktør Brian Krzanich begynte møtet med å snakke om hvordan Moore's Law skal nå 50-årsjubileum neste år og sa at det fortsatt er et av de viktigste strategiske imperativene for selskapet. "Det er vår jobb å holde det så lenge som mulig, " sa han.
Men det falt for det meste til Bill Holt (over), daglig leder for teknologi- og ledergruppen, for å forklare hvordan selskapet vil komme dit.
Holt bemerket problemene som Intel har hatt med å rampe 14nm-teknologien, og bemerket at det tok mer enn 2, 5 år å få 14nm-prosessen på et godt avkastning, i stedet for den normale to-årige kadensen. Foreløpig er 14nm avkastning fortsatt ikke så bra som selskapet får på 22 nm, men det er "i et sunt utvalg" og begynner å konvergere med den tidligere prosessen, som han sa var Intels høyeste avkastningsprosess noensinne. Som et resultat, sa han, er kostnadene for å produsere disse delene litt høyere i 4. kvartal, noe som vil påvirke marginene tidlig neste år, men at han forventet å endre seg senere i 2015. "Ekte kostnadsreduksjon er fortsatt mulig i et kapitalintensivt miljø, "Sa Holt.
Etter noen av presentasjonene jeg så på Intel Developer Forum for et par måneder siden, forklarte Holt hvorfor 14nm-noden var en ekte krympe, selv om han enige om at 14nm-nomenklaturen i det vesentlige var meningsløs. "Det er ingenting som er 14 om det, " sa han.
Men sammenlignet med sin 22nm Haswell-forgjenger, ble toneleiet mellom finnene i FinFET-designen redusert til 0, 70x (noe han bemerket var målet, siden en reduksjon på 30 prosent i hver dimensjon ville resultere i en fullstendig halvering av området til en dø, forutsatt at den hadde samme antall transistorer), men at porthøyden bare krympet til 0, 78x. Men, bemerket han, interconnect tonehøyde skalert lenger enn normalt til 0, 65x (fra 80nm til 52 nm), og kombinasjonen gjør at hele brikken er nær hele 50 prosent mindre (alt annet er lik). Han bemerket at dette varierer i forskjellige deler av brikken, med SRAMs skalering med 0, 54x, men sammenkoblingene og grafikken viser mer skalering.
For å få dette til, opprettet Intel transistorer fra færre, strammere og lengre finner for å lage transistorer. Med andre ord, ikke bare ble finnene nærmere hverandre, de er nå lenger.
Andre endringer i denne versjonen inkluderer Intels første bruk av "forsettlige" luftspalter mellom komponenter, noe som muliggjør bedre samtrafikkytelse.
Sammenligner en 14nm Broadwell-brikke med en 22nm Haswell-versjon, sa Holt at den nye brikken har 35 prosent flere transistorer - 1, 3 milliarder - men er 37 prosent mindre, så den viser en 2, 2x økning i transistortetthet med de ekstra transistorene som går mot ting som forbedret grafikkytelse.
Totalt sett, sa han, må du "faktisk få skalering" for å redusere kostnadene - et område der Holt sa at han trodde Intel var foran konkurrenter som Samsung og Taiwan Semiconductor Manufacturing Corp. (TSMC). Han sa at kostnaden per transistor fortsatt synker og er til og med litt under den historiske trendlinjen på 14nm, og spådde at den vil fortsette å være under linjen på 10nm og ved 7nm. Og, sa han, de nye nodene vil ikke bare gi kostnader, men også ytelsesforbedringer. I det minste gjennom 7nm, sa han, "vi kan fortsette å levere løftene i Moores lov."
I en annen presentasjon forklarte finansdirektør Stacy Smith de høye kostnadene ved å komme til hver nye node, og viste de relative kapitalutgiftene som er nødvendige for å produsere hver node. Han sa at det ble vanskeligere og mer kapitalintensivt.
Han bemerket at det har vært en "uptick" i kostnadene som starter på 22 nm, på grunn av nødvendigheten av multimønstring (behovet for å bruke litografi flere ganger på visse lag av matrisen), men sa at antallet skiver starter har gått ned siden noden på 32 nm fordi den vektede gjennomsnittlige dystørrelse nå er mindre. Totalt sett er imidlertid noden på 14nm omtrent 30 prosent mer kapitalintensiv enn forrige generasjon, men basisbrikken er 37 prosent mindre.
Totalt vil Intel bruke om lag 11 milliarder dollar i kapitalutgifter i 2014 med planer om å bruke rundt 10, 5 milliarder dollar i 2015. Rundt 7, 3 milliarder dollar av 2014-utgiftene er for å bygge produksjonskapasitet, mens resten går til forskning og utvikling for fremtidige noder og for utvikling av 450 mm skiver og typiske bedriftsutgifter som kontorbygg og datamaskiner.
Utgiftene er så mye, sa han, at det delvis er grunnen til at det nå bare er fire selskaper i verden som skaper ledende logikkproduksjon: Intel, Global Foundries, Samsung og TSMC.
I spørsmål etter presentasjonene sine var Intel-lederne nøye med å gi ut for mye informasjon. På spørsmål om kostnader og muligheten for å bytte til EUV-litografi, sa Holt at kostnadsoversikten var "med vilje tvetydig" fordi de ikke vet hvor langt under den historiske kostnaden per transistorlinje de neste nodene ville være. Han sa at han trodde de kan komme under streken uten EUV, "men jeg vil ikke."
Krzanich sa at selskapet synes det signaliserte for mye av intensjonene sine til industrien om 14nm-planene, så "vi vil være litt mer forsiktige med å gi ut informasjon" om nye produksjonsnoder. Han ville ikke forplikte seg til selskapets kjente Tick / Tock-tråkk ved å gi ut en ny prosessknute ett år og en ny arkitektur året etter, selv om Smith sa at selskapet forventer å være på en "ganske normal tråkkfrekvens" og "vil snakke om 10 nm de neste 12 eller 18 månedene når det er aktuelt."
3D NAND og veien til 10 TB SSD-er
I et annet teknologiområde diskuterte Rob Crooke, daglig leder for Intels Non-Volatile Memory Solutions Group (over) ny 3D-teknologi i å lage NAND-flash-brikker som brukes i SSD-er og lignende enheter. Han antydet at solid-state-enheter er "bare i begynnelsen av adopsjonskurven" og sa at data ønsker å være nærmere CPU-en med bare økonomi som holder dem fra hverandre.
Han bemerket at Intel gjorde sin første SSD - en 12 megabyte-modell - langt tilbake i 1992 og sa at den nåværende teknologien er 200.000 ganger tettere i dag. Intels nåværende teknologi - utviklet i et joint venture med Micron - skapte en 256 gigabit NAND-minnebrikke ved bruk av 3D-teknologi. I denne teknologien holdes minnet i terninger av transistorer i stedet for den tradisjonelle "sjakkbrettet" -konstruksjonen og involverer 32 lag med materialer med rundt 4 milliarder hull for lagring av bitene. Som et resultat, sa han, kan du lage 1 terabyte lagring i omtrent 2 mm og mer enn 10 TB i en tradisjonell SSD-formfaktor.
I tillegg til den lille størrelsen, sa Crooke at SSD-er ga enorme ytelsesforbedringer og sa at 4 inches av NAND-lagring kunne levere 11 millioner IOPS (input / output-operasjoner per sekund), noe som ellers vil kreve 500 fot tradisjonell harddisklagring. (Han bemerket at mens harddiskene fortsetter å bli tettere, har de ikke virkelig fått fart.)
