Er morens lov levende og vel? avhenger av hvordan du definerer skalering

I det siste har det vært mye snakk om Moores lov som bremser opp og utfordringene som produsenter av brikkere når de prøver å gå til stadig mindre dimensjoner. Visstnok blir ikke PC-er raskere med den hastigheten de en gang var, og utfordringene som chipmakerne står overfor har aldri vært høyere. Likevel fortsetter Intel å insistere på at "Moores lov er levende og vel, " når de snakker om planene for 10nm og 7nm produksjon. For å prøve å finne ut hva som foregår, så jeg på noen varierende mål for fremgang, og fikk noen forskjellige svar.

Mens mange mennesker konflikter Moores lov med hastighet, er det faktisk et mål på frekvensen i økningen i kompleksiteten til minimumskomponenten, mer eller mindre som sier at antall transistorer vil dobles med jevne mellomrom. I det opprinnelige papiret fra 1965 skjedde denne doblingen hvert år, men i 1975 oppdaterte Moore projeksjonen til en dobling hvert annet år, noe som generelt har vært det merket chipmakerne har strebet for siden den gang.

På Intels investordag i forrige måned viste Bill Holt, konserndirektør og daglig leder for teknologi- og produksjonsgruppen, igjen lysbilder som antydet at antallet "normaliserte" transistorer per område fortsatte å redusere i et tempo som er bedre enn å doble, selv om han påpekte at produksjonskostnadene økte enda raskere enn forventet. Resultatet, sa han, er at kostnaden per transistor har holdt seg i takt.

Men for første gang jeg kan huske, understreket han at forskjellige typer transistorer i en brikke krever forskjellige mengder areal på brikken, med SRAM-minneceller som er omtrent tre ganger tettere enn logiske celler. Han brukte denne påstanden for å avlede spørsmål om den gjennomsnittlige transistortettheten sammenlignet med Apple A9-brikker laget av Samsung eller TSMC.

For å se nærmere på, så kollegaen min John Morris og jeg på Intels publiserte statistikk over chipsene siden 1999, fra Pentium III (kjent som Coppermine), som ble produsert på 180nm, fram til fjorårets Broadwell Core-brikker, den første laget med 14nm teknologi.

Først så vi på Gate Pitch Scaling - den minste avstanden mellom portene som utgjør en transistor. Tradisjonell skalering vil antyde at dette synker 70 prosent per generasjon for å få 50 prosent samlet skalering. Med dette tiltaket er det klart at mens skaleringen fortsetter, så ser vi ikke så mye reduksjon som vi forventer.

Men andre teknikker som brikkeprodusenter bruker, endrer litt på det. Når vi ser på SRAM-minneceller, den mest tette og mest grunnleggende delen av en brikke, kan vi se at det inntil nylig ga oss 50 prosent reduksjon per prosessgenerering, selv om det ser ut til å gli.

I løpet av de siste årene har Intel også lagt vekt på total skalering av det logiske området, som er produktet fra porthøyden og minimumstallet for metallforbindelsene som fører signaler rundt den brikken og kobler den til omverdenen. Dette er fornuftig fordi hvis logikktransistorer skaleres, men sammenkoblingene ikke blir mindre, vil ikke den totale brikkestørrelsen og kostnaden reduseres. For eksempel bruker TSMCs 16nm FinFET-prosess den samme bakre metallprosessen som sin 20nm plane brikke, så den tilbyr lite i veien for å krympe (selv om den er raskere og bruker mindre strøm). Når det gjelder skalering av logikkområdet, ser det ut til at Intel er i mål de siste generasjonene.

Det er mange måter å se på trendene, og en ting som virker tydelig er at det nå tar lenger tid å komme til neste knutepunkt enn det har tatt de siste 20 årene. I stedet for to år mellom nodene, for 14nm og den kommende 10nm-noden, vil det faktisk være nærmere 2, 5 år, med 10nm chips planlagt å ankomme i andre halvdel av 2017.

Intel påpeker at på lang sikt - å gå helt tilbake til den første mikroprosessoren, 4004 - har tiden mellom nye generasjoner av sjeteknologi alltid vært litt fleksibel.

Intel bruker dette lysbildet (som Intel Fellow Mark Bohr har vist mange ganger) for å indikere kadensen av Moore's Law, fra den første mikroprosessoren, Intel 4004, som brukte 2.300 transistorer på en 10 mikron prosess i 1971, til dagens 14nm prosess. Når vi ser på dette diagrammet, sier Intel at den gjennomsnittlige kadensen har vært en ny knutepunkt hvert 2. år. Etter det synet er et 2, 5 års tempo for 14nm og 10nm ikke så viktig. Jeg ser på den og ser en fremgang av Moore's Law fra omtrent 1995 til cirka 2012, da de første 22nm Ivy Bridge-produktene begynte å dukke opp. Nå ser det ut til at tråkkfrekvensen avtar nok en gang.

(Legg merke til at Intel sluttet å gi diestørrelse og transistorinformasjon med 14nm-generasjonen som siterer konkurranseproblemer, så de siste tallene vi har for en firekjerne kommer fra 22nm Haswell, som hadde 1, 4 milliarder transistorer i en 177 mm ² dyse.)

Så bremser Moores lov? Det kommer an på hvordan du ser på det. Det er absolutt tydelig at tempoet ser ut til å ha avtatt på noen målinger, og at utfordringene med chipmakere blir vanskeligere for hver generasjon. I dag hevder bare fire selskaper - Intel, GlobalFoundries, Samsung og TSMC - å ha 14 eller 16nm prosesser. Det er dyrere å lage en ny brikke på en av disse nye prosessene. Men det er nok grunn og nok insentiv til å forvente at vi vil se 10nm chips rundt 2017, og at 7nm, 5nm og 3nm chips vil følge.