Video: The Importance of 7nm (Oktober 2024)
En av de store tingene på denne ukens International Solid States Circuits Conference (ISSCC) var en diskusjon om hvordan industrien vil lage prosessorer på 10nm og under, og om det vil være kostnadseffektivt å gjøre det.
Intel Senior Fellow Mark Bohr holdt en meget dekket foredrag på et panel der han gjentok Intels tro på at Moores Law - konseptet som breddetetthet kan doble i hver påfølgende generasjon - fortsetter. Som Intel har sagt før, sa Bohr at han tror det kan produsere brikker på 10nm og til og med 7nm ved å bruke eksisterende litografiske verktøy, selv om det absolutt vil ha ekstreme ultrafiolette (EUV) litografiske verktøy klare til å gå for 7nm.
Hans store poeng var at kontinuerlig skalering alltid har krevd nye innovasjoner innen prosesser og design (for eksempel innføring av kobberforbindelser, anstrengt silisium, high-K / metal gate og FinFET-teknologi), og at ytterligere innovasjon vil være nødvendig for å fortsette skalering til 10 og 7 nm og under. Men han ga ingen nye detaljer om hvilke endringer i prosess, materialer eller strukturer Intel vil bruke på de nye nodene.
I motsetning til noen publiserte rapporter, bekreftet ikke Bohr faktisk at Intel vil levere 10nm deler i 2016. (Gitt at Intel sendte sine første 14nm brikker i slutten av 2014, ville frakt 10nm neste år samsvare med den typiske to-årige kadensen av prosessen noder; da jeg spurte Intels administrerende direktør Brian Krzanich om den to år lange kadensen vil fortsette, sa han at Intel trodde det kunne.) Intels prosess på 14 nm gikk saktere enn forventet, og mens Bohr sa at sin 10nm pilotlinje viser en forbedring på 50 prosent i gjennomstrømning sammenlignet med der 14nm var på samme punkt i sin fremgang, ønsker ikke selskapet å gjøre et fast engasjement.
Bohr var tydelig på at han regnet med at ikke bare chip-skalering vil fortsette, men at selv om kostnadene for å lage hver skive vil fortsette å stige, vil økende tetthet av transistorer være nok slik at Intels produksjonskostnad per transistor vil fortsette å synke nok til å gjøre det verdt å fortsette skaleringen. Han har sagt dette før, men det står i kontrast til noen andre selskaper som har vært mer skeptiske.
Han påpekte at historien til brikkedesign inkluderer mer og mer integrasjon, med moderne system-på-chip (SoC) -design som nå integrerer ting som forskjellige strømnivåer, analoge komponenter og høyspenningsinngang-utgangssystemer. Fremtiden kan låne seg til 2.5D-brikker (der separate dyser er koblet gjennom en intern buss på pakken) eller til og med 3D-brikker (der gjennom-silisiumvias eller TSV-er kobler til flere brikkedyser.) Han sa at slike systemer vil være bra for systemet integrering, men dårlig for lave kostnader.
Bohr sa at 3D-brikker med TSV-er ikke virkelig fungerer for høyytelses-CPUer fordi du ikke kan få tilstrekkelig TSV-tetthet eller takle de termiske problemene, og at selv på mobile SoC-er, der det er teknisk mer gjennomførbart, ikke har det virkelig blitt brukt ennå fordi det gir for mye kostnader.
Andre leverandører hadde forskjellige perspektiver, som du kanskje forventer.
Kinam Kim, president for Samsung Electronics påpekte at tettheten - antall transistorer per brikkeområde - har fortsatt å øke.
Men han påpekte også at vi nærmer oss en teoretisk grense på 1, 5 nm, og at med EUV kombinert med firedoblet mønstertrykk, er det teoretisk mulig å komme til 3, 25 nm. Men han regnet med at industrien vil trenge nye verktøy, strukturer og materialer for å komme dit.
For eksempel foreslo han at Samsung kunne flytte sin logikkproduksjon fra FinFETs (som Intel begynte å produsere for noen år siden, og Samsung nettopp begynte å sende) til gate-all-around og Nanowire-kontakter rundt 7nm, etterfulgt av tunnel-FET-er. På det tidspunktet vurderer selskapet også nye materialer. Han bemerket at DRAM og NAND-teknologien allerede inkluderer mange nye funksjoner, inkludert 3D-produksjon.
Selv om ledende støperi TSMC ikke ga en spesifikk teknologipresentasjon, jobber den også med nye materialer og strukturer når den leser utviklingen av sin 16nm produksjon i år, og fremtidige noder som kommer.
Jeg var spesielt interessert i et noe annet syn på hvor industrien var på vei gitt av Sehat Sutardja, administrerende direktør i Marvell Technology Group.
Han klaget over at kostnadene for å lage en "maske" (malen for å lage en brikke) mer enn doblet hver generasjon, og at den til nåværende priser kan komme opp i $ 10 millioner innen 2018. Som et resultat av disse maskene koster og FoU, sa han, og det å gjøre en SoC på den nåværende FinFET-teknologien er bare fornuftig hvis det totale levetidsvolumet til brikken vil være veldig stort - 25 millioner enheter eller mer. Likevel er markedet så fragmentert, det er vanskelig for de fleste selskaper å ha et stort nok volum.
Sutardja sa at nåværende mobile SoC-er har "for mye integrasjon for vårt eget beste", og bemerker hvor mange av funksjonene som er integrert i en mobilbrikke (for eksempel Southbridge for I / O-tilkoblinger, tilkoblingsalternativer for Wi-Fi og Bluetooth, og modemet) er fremdeles ikke integrert i stasjonære og bærbare datamaskiner.
I stedet foreslo han at industrien skulle flytte til det han kalte MoChi (for Modular Chip), som vil innebære et Lego-lignende konsept om å koble sammen enkeltkomponenter til en "virtuell SoC." Dette, sa han, vil tillate en separasjon av beregne og ikke-beregne funksjoner, med CPU- og GPU-funksjonene produsert på de mest avanserte nodene, og andre funksjoner på forskjellige, rimeligere noder. Disse komponentene kobles til via en interconnect som vil være en forlengelse av AXI-bussen. Det er en interessant idé, spesielt for de mindre leverandørene, selv om mange selskaper sannsynligvis vil trenge å komme om bord for å gjøre dette til en levedyktig standard.
Det har aldri vært enkelt å komme til nyere og bedre sjetonger, men det virker vanskeligere nå enn det har vært, og absolutt dyrere. Resultatet kan være færre konkurrenter og lengre tid mellom nodene, men det ser fortsatt ut til at brikkeskalingen vil fortsette.
